TSMC sẽ tăng giá gia công wafer từ 3% đến 6% kể từ năm sau, tầm nhìn đơn hàng kéo dài đến năm 2030

Tin tức BlockBeats, ngày 24 tháng 9, TSMC đã xác định từ tháng 1 năm 2027 sẽ điều chỉnh giá xuất wafer theo quy trình chế tạo, mức tăng tổng thể khoảng 3% đến 6%, trong đó các quy trình tiên tiến như 2 nanomet, 3 nanomet có mức tăng cao nhất, các quy trình trưởng thành và đặc biệt sẽ được đàm phán riêng tùy theo sản phẩm, tỷ lệ sử dụng thiết bị và tình hình khách hàng.

Hiện tại, tỷ lệ sử dụng công suất của nhà máy wafer 8 inch của TSMC đã vượt quá 100%, các quy trình dưới 45 nanomet đang ở trạng thái đầy tải, khả năng hiển thị đơn hàng của một số đơn hàng đã kéo dài đến năm 2030. Việc mở rộng trung tâm dữ liệu AI không chỉ tiếp tục thúc đẩy nhu cầu GPU, ASIC và HBM, mà còn thúc đẩy tăng trưởng đơn hàng chip quy trình trưởng thành như PMIC, MCU, MOSFET, IC analog.

Nhân viên chuỗi cung ứng cho biết, công suất 2 nanomet, 3 nanomet tiếp tục cung không đủ cầu, nút thắt công suất đóng gói tiên tiến như CoWoS vẫn chưa được giải quyết hoàn toàn, khách hàng khó có thể tránh tăng giá bằng cách chuyển đổi nhà cung cấp trong ngắn hạn. Việc điều chỉnh giá lần này dự kiến cũng sẽ lan truyền đến các nhà máy đúc wafer như Samsung Electronics, Intel, UMC, VIS, cũng như các khâu đóng gói kiểm tra, thiết kế IC.

Người trong ngành chỉ ra rằng, nhu cầu tăng trưởng của máy chủ AI đối với chip quản lý nguồn điện, truyền thông mạng, truyền thông quang học đã khiến nhu cầu AI tràn từ quy trình tiên tiến sang quy trình trưởng thành, thúc đẩy tỷ lệ sử dụng công suất quy trình trưởng thành vốn yếu về cung cầu phục hồi, khả năng đàm phán của nhà máy đúc wafer theo đó được tăng cường.

Ngoài ra, chi phí đầu tư vốn cao và áp lực chi phí từ việc xây dựng nhà máy ở nước ngoài của TSMC cũng trở thành một trong những bối cảnh của việc tăng giá lần này. Nhân viên chuỗi cung ứng dự đoán, việc tăng giá đúc wafer năm 2027 có thể tiếp tục thúc đẩy chi phí tăng lên ở các khâu đóng gói kiểm tra, tấm nền, vật liệu và bộ nhớ.