Tiêu đề gốc: "Suy luận về kết cục của chất bán dẫn AI 2026 (II)"
Tác giả gốc: fin, nhà phân tích AI

Khi chất bán dẫn phát triển cấu trúc đến chủ đề chính là suy luận AI, bộ nhớ và lưu trữ trở thành nút thắt lớn nhất. Nghi ngờ lớn nhất của thị trường đối với bộ nhớ và lưu trữ là:

Liệu HBM/DRAM/SSD có thoát khỏi tính chu kỳ truyền thống không?

Con đường tiến hóa kiến trúc GPU dựa vào sự tăng trưởng theo cấp số nhân của HBM có dừng lại không? Khi nào thì dừng?

Tác động của việc mở rộng sản xuất của ChangXin Memory Technologies lớn đến mức nào? Liệu nó có đưa thị trường này trở lại vũng lầy chu kỳ không?

Bài viết này cố gắng xây dựng một khuôn khổ để làm rõ những vấn đề này

Vạn vật đều có chu kỳ, và tính chu kỳ của bộ nhớ lại đặc biệt mạnh, nguồn gốc lớn nhất nằm ở chu kỳ mở rộng sản xuất quá dài, không thể mở rộng nhanh chóng và sự không khớp với thời kỳ thiếu hụt nhu cầu

Một số cách khả thi để thoát khỏi tính chu kỳ truyền thống

1. Tùy chỉnh: Sản phẩm không thể hoán đổi cho nhau, năng lực sản xuất không thể chuyển đổi tùy ý, cần ký hợp đồng dài hạn.

2. Tăng trưởng nhu cầu theo cấp số nhân mang tính cấu trúc: Đường cong nhu cầu rất dốc và nguồn cung luôn không theo kịp.

3. Nâng cấp công nghệ nhanh chóng: Mỗi thế hệ sản phẩm đều nhanh chóng loại bỏ thế hệ trước.

Đáp ứng bất kỳ một điều nào, có thể phần nào thoát khỏi chu kỳ truyền thống; đáp ứng hai đến ba điều, có thể thoát khỏi phần lớn chu kỳ truyền thống

Theo khuôn khổ này, HBM trong ba điều, chiếm khoảng hai điều rưỡi

1. Tùy chỉnh, cần ký hợp đồng dài hạn (yếu hơn, tính nửa điều)

HBM thực sự có yếu tố tùy chỉnh và đồng thiết kế với Nvidia, nhưng không mạnh lắm. Phần thực sự tùy chỉnh chỉ nằm ở đóng gói và base die, còn hơn chục lớp DRAM die phía trên vẫn hoàn toàn theo tiêu chuẩn JEDEC.

Ví dụ, khi HBM3E của Samsung không vượt qua được quy trình qualification của NVIDIA, thị phần giảm từ khoảng 60% xuống còn 20%, họ không giữ lô năng lực sản xuất đó trong tay để phế bỏ, mà chuyển hướng cung cấp cho TPU của Google và AMD. Về mặt vật lý, HBM3E cung cấp cho NVIDIA và HBM3E cung cấp cho AMD là cùng một thứ. Do đó, năng lực sản xuất vẫn có thể chuyển đổi một phần tự do.

Sau HBM4, sẽ có nhiều tùy chỉnh hơn, bao gồm tích hợp logic tùy chỉnh và/hoặc bộ nhớ đệm trên base die. Cách phức tạp hơn là đưa trực tiếp bộ điều khiển bộ nhớ HBM4E và giao diện die-to-die tùy chỉnh vào base die logic.

SemiAnalysis đề cập rằng OpenAI, NVIDIA và AMD đều đang thực hiện các công việc tùy chỉnh HBM, nhưng điều này chỉ đề cập đến việc tùy chỉnh base die, trong khi các lớp DRAM bên trên vẫn là tiêu chuẩn.

Về các tính năng tùy chỉnh một phần, HBM chủ yếu cần hợp tác trong khâu đóng gói, điều này cũng buộc khách hàng phải ký hợp đồng dài hạn, nhưng công suất thực sự có thể được chuyển đổi, vì vậy HBM có thể được coi là một nửa con đường.

2. Tăng trưởng nhu cầu theo cấp số nhân mang tính cấu trúc (đáp ứng)

Lý do trực quan nhất là nhu cầu nâng cấp phần cứng về token throughput của token factory Nvidia, dẫn đến tốc độ nâng cấp băng thông HBM cực kỳ nhanh, cũng như nhu cầu về kích thước HBM tăng theo cấp số nhân.

Điều này thực chất là kết luận từ bài viết trước "Dự đoán kết cục bán dẫn AI 2026(I)":

token throughput = kích thước HBM × băng thông HBM, mỗi thế hệ tăng gấp đôi.

Kích thước HBM trên mỗi GPU tăng hơn 40% mỗi năm.

Độ dốc của đường cầu này, với mức tăng trưởng wafer 14% từ phía cung DRAM, nhân với mức tăng mật độ 9%, rất khó để theo kịp.

Trong lĩnh vực phần cứng, do yêu cầu cực kỳ cao về băng thông và dung lượng bộ nhớ của KV cache trong giai đoạn attention, HBM cũng có vị thế độc đáo. Ngay cả khi giá HBM tăng gấp ba đến năm lần, việc chi tiền cho HBM để cải thiện token throughput biên vẫn hiệu quả hơn nhiều so với chi tiêu vào các lĩnh vực khác.

Các hướng bộ nhớ khác như SRAM, HBF, CXL, PIM hiện tại không thể cạnh tranh trực tiếp với HBM trong lĩnh vực chính là kv cache/attention, ít nhất trong 5 năm tới hoặc thậm chí lâu hơn, khó có thể tìm ra hướng thay thế.

3. Nâng cấp công nghệ nhanh chóng (đáp ứng)

Kỷ nguyên DDR3 kéo dài 15 năm, và vẫn chỉ là kỷ nguyên DDR5, trong khi tốc độ nâng cấp thế hệ HBM về cơ bản là hai năm một thế hệ, nhanh hơn nhiều so với DDR truyền thống, và gần đây còn có xu hướng tăng tốc. Kích thước HBM x băng thông HBM tăng gấp đôi mỗi thế hệ, hiện tại hoàn toàn phù hợp với quy luật này.

Cứ mỗi hai năm, HBM lại được nâng cấp một thế hệ, tốc độ GPU của NV tăng theo cấp số nhân: 2TB/s → 3.5TB/s → 4.8TB/s → 8TB/s → 22TB/s. Hơn nữa, tốc độ HBM hoàn toàn tỷ lệ thuận tuyến tính với thông lượng token suy luận. Chi phí sử dụng cận biên của thế hệ HBM trước sẽ không còn hiệu quả, mọi người đều có động lực để sử dụng sản phẩm mới nhất có thể, dù đắt hơn nhưng lợi nhuận (thông lượng token) mang lại lại lớn hơn.

Logic của kỷ nguyên Token factory là: càng nâng cấp công nghệ (băng thông HBM) nhiều, thì càng kiếm được nhiều.

Sự chênh lệch tốc độ này tạo ra một tình huống tương tự như CPU: sản phẩm cũ mất giá nhanh chóng, do đó giá trị của việc tích trữ hàng giảm đi. Ví dụ, giá trị của HBM3 giảm rất nhanh, ngày nay hầu như các sản phẩm chính thống không còn sử dụng nữa.

Vì vậy, lựa chọn hợp lý của các nhà sản xuất HBM đã chuyển từ cạnh tranh về năng lực sản xuất hiện tại để chiếm thị trường (cạnh tranh số lượng) sang cạnh tranh về công nghệ ở độ ổn định và tốc độ HBM, cạnh tranh về thị phần chứng nhận (qualification) trên nền tảng NVIDIA cho thế hệ tiếp theo (cạnh tranh chất lượng). Điều này giúp tránh được tình trạng "bẫy tù nhân" trong các chu kỳ suy thoái truyền thống, khi không ai muốn giảm sản lượng để mất thị phần.

So sánh HBM với DRAM truyền thống, trong ba điều kiện thì HBM đáp ứng được hai rưỡi, vậy HBM có thể thoát khỏi tính chu kỳ truyền thống không?

Nguồn gốc của tính chu kỳ trong bộ nhớ, theo câu chuyện chính thống, là DRAM có thuộc tính hàng hóa (commodity) (không có sự khác biệt hóa → chiến tranh giá cả → hàng tồn kho có thể tích trữ), do đó có tính chu kỳ.

Tuy nhiên, bản thân thuộc tính hàng hóa không tạo ra chu kỳ, nó chỉ là một bộ khuếch đại biên độ.

Đặc biệt trong lĩnh vực DRAM, từng xảy ra "bẫy tù nhân": trong chu kỳ suy thoái, Samsung từng mở rộng sản xuất để giành thị phần, ai giảm sản lượng trước sẽ chịu thiệt, dẫn đến không ai dám giảm sản lượng dễ dàng, cuối cùng tất cả đều thua lỗ nặng nề.

Trên thực tế, nguồn gốc cấu trúc chính của tính chu kỳ là chu kỳ cung ứng quá dài, dễ dàng lệch pha với chu kỳ nhu cầu. Xây dựng một nhà máy fab mất 3 năm, đầu tư hàng chục tỷ đô la, một khi đã quyết định thì không thể đảo ngược, trong khi tăng trưởng nhu cầu lại không ổn định. Mỗi khi xuất hiện một mô hình tăng trưởng mới, như dịch vụ đám mây, điện thoại di động internet di động, nhu cầu trực tuyến trong đại dịch, sẽ có sự tăng trưởng bùng nổ. Nhưng sau hai năm, tăng trưởng sẽ chậm lại, cung vượt cầu, giá giảm mạnh, biến thành chu kỳ thua lỗ.

Mọi thứ đều có tính chu kỳ, HBM cũng không ngoại lệ. Nhưng chỉ cần nhu cầu về token vẫn tăng theo cấp số nhân, thì sự tăng trưởng cấu trúc theo cấp số nhân sẽ làm giảm tính chu kỳ, vì nhu cầu có thể dự đoán tốt hơn. Hơn nữa, khi giá giảm, khách hàng sẽ có nhu cầu tăng kích thước HBM (từ đó tăng thông lượng token), cùng với yêu cầu tùy chỉnh nhất định của HBM dẫn đến các hợp đồng dài hạn, nhờ đó chuyển từ tính chu kỳ sang chu kỳ tăng trưởng, và chu kỳ này sẽ đặc biệt dài.

· Tính chu kỳ: Giai đoạn tăng trưởng kiếm nhiều, giai đoạn suy thoái lỗ nhiều.

· Chu kỳ tăng trưởng: Giai đoạn tăng trưởng kiếm nhiều, giai đoạn suy thoái kiếm ít.

Ngoài ra, HBM/DRAM còn có một lợi thế quan trọng khác dựa trên ba điều kiện thoát khỏi chu kỳ truyền thống:

4. Do tốc độ tăng trưởng mật độ DRAM ngày càng chậm lại, cùng với việc nâng cấp HBM làm tăng số lớp xếp chồng DRAM, khó khăn trong việc mở rộng sản xuất từ phía cung ngày càng gia tăng.

Vào khoảng năm 2000, mật độ bit DRAM trên mỗi tấm wafer tăng khoảng 45% mỗi năm. Nghĩa là, ngay cả khi không mở rộng số lượng tấm wafer, lượng bit DRAM từ phía cung vẫn có thể tăng 45% mỗi năm.

Mười năm trước, tốc độ tăng mật độ bit DRAM hàng năm đã giảm xuống còn 20%, và hiện tại, tốc độ này chỉ còn 9%. Trước đây, việc mở rộng sản xuất DRAM hầu như không cần xây dựng nhà máy mới mà vẫn có thể đạt được mức tăng 20-30% khối lượng bit mỗi năm. Giờ đây, để mở rộng sản xuất DRAM, chủ yếu phải dựa vào việc tăng số lượng tấm wafer, tức là xây dựng nhà máy mới và phòng sạch.

Một khó khăn khác trong việc mở rộng nhanh chóng HBM là HBM3e cần khoảng gấp 3 lần số tấm wafer DRAM, trong khi HBM4, do tăng mật độ xếp chồng, cần khoảng gấp 4 lần số tấm wafer DRAM. Điều này có nghĩa là bit HBM ngày càng khó sản xuất hơn so với bit DRAM, số lượng bit HBM được tạo ra từ mỗi tấm wafer DRAM ngày càng ít đi, tương đương với hiện tượng giảm phát.

Liệu một ngày nào đó, HBM có chuyển từ chu kỳ tăng trưởng trở lại chu kỳ truyền thống không? Yếu tố quan trọng nhất là sự tăng trưởng cấu trúc theo cấp số nhân. Vậy thì:

Trong kỷ nguyên suy luận AI, liệu lộ trình phát triển kiến trúc GPU phụ thuộc vào sự tăng trưởng theo cấp số nhân của HBM có dừng lại không? Và khi nào nó sẽ dừng?

thông lượng token = kích thước HBM × băng thông HBM, nguyên nhân tăng trưởng kích thước HBM trong nguyên lý cơ bản của sự tăng trưởng theo cấp số nhân này chính là sự tăng trưởng của KV cache. Đặc tính của KVCache và đặc tính của Attention rất phù hợp với HBM. Thậm chí còn khiến HBM dẫn đầu so với các lộ trình công nghệ khác, tối đa hóa hiệu suất sử dụng trong giai đoạn KVCache và Attention.

Nói cách khác, nếu KV cache không còn tồn tại về mặt kiến trúc, thì logic tăng trưởng theo cấp số nhân của kích thước HBM cũng sẽ bị thách thức.

Vì vậy, bản chất của vấn đề này thực ra là: liệu cơ chế Attention đại diện bởi Transformer trong đợt này, cùng với cơ chế KV cache phát sinh từ nó, có biến mất không? Sau khi thủy triều rút, liệu nó có bị thay thế không?

Từ quy luật lịch sử: mỗi cuộc cách mạng kiến trúc mô hình AI, những thứ thực sự được giữ lại là các thao tác primitive có tính phổ quát về mặt toán học.

Ví dụ: FFN (mạng truyền thẳng, tức là các lớp MLP lớn trong mô hình) là sản phẩm của thời đại học sâu năm 2012, nhưng nó vẫn tồn tại đến tận các mô hình ngôn ngữ lớn ngày nay và vẫn chiếm một lượng tham số đáng kể trong mô hình. Tại sao nó có thể tồn tại? Vì đây cũng là một định lý xấp xỉ phổ quát (universal approximation theorem): bất kỳ MLP nào đủ rộng đều có thể xấp xỉ bất kỳ hàm liên tục nào.

Attention rất có khả năng cũng là một primitive như vậy sẽ được giữ lại. Vì nó giải quyết một vấn đề cơ bản tương tự: dynamic routing (định tuyến động) giữa hai vị trí bất kỳ trong một chuỗi sequence, cho phép hai vị trí bất kỳ trong một chuỗi thiết lập kết nối theo nhu cầu. Một khi khả năng này được chứng minh là hiệu quả, rất khó để bỏ đi.

Vì vậy, ngay cả khi kiến trúc tương lai tiến hóa từ Transformer thuần túy sang kiến trúc lai, hoặc sang mô hình thế giới, thì lớp attention vẫn sẽ tồn tại, KV cache (hoặc các tương đương sau khi nén tiềm ẩn) vẫn cần thiết, HBM vẫn sẽ là một trong những lõi suy luận, lộ trình tiến hóa kiến trúc GPU KV cache phụ thuộc vào sự tăng trưởng theo cấp số nhân của HBM này sẽ không dừng lại.

Vậy DRAM thì sao? Trong tương lai có khả năng thoát khỏi chu kỳ truyền thống không?

HBM thoát khỏi chu kỳ đã có sự đồng thuận nhất định trên thị trường, nhưng DRAM thoát khỏi chu kỳ thì hiện tại thị trường hầu như chưa có sự đồng thuận.

Quay lại khung phân tích trước đó, trong ba điều kiện để thoát khỏi chu kỳ truyền thống, DRAM không có tính tùy chỉnh, do đó chỉ có thể dựa vào tốc độ đổi mới công nghệ. Quan trọng nhất vẫn là xem liệu có sự tăng trưởng theo cấp số nhân mang tính cấu trúc hay không. Câu trả lời là có.

Trong khái niệm "AI token factory", sự tăng trưởng theo cấp số nhân mang tính cấu trúc thực sự chủ yếu đến từ HBM. Nhưng mọi thứ đã thay đổi sau cuối năm 2025: khi agentic CPU bắt đầu giải phóng tiềm năng, nhu cầu DRAM đi kèm với CPU đang trở thành nguồn tăng trưởng theo cấp số nhân mang tính cấu trúc mới cho DRAM.

Logic tăng trưởng của phần này được chia làm hai lớp: Lớp thứ nhất là sự tăng trưởng nhanh chóng của TAM (Tổng thị trường có thể tiếp cận) máy chủ CPU, lớp thứ hai là lượng DRAM được trang bị cho mỗi lõi CPU máy chủ tăng nhanh do agentic flow.

Bốn logic cho sự tăng trưởng nhanh chóng của TAM máy chủ CPU đã được trình bày chi tiết trong bài viết chuyên đề về CPU tháng 4, tóm gọn như sau:

1. Tỷ lệ CPU và GPU trong cụm AI accelerator thay đổi từ 1:4 truyền thống thành 1:2, thậm chí có thể tiến tới 1:1.

2. Trong agentic flow, độ trễ xử lý của CPU chiếm tỷ lệ rất cao, từ 50~90% trở thành nút thắt quan trọng, cần phải mở rộng đồng bộ.

3. AI coding giúp nâng cao đáng kể hiệu suất của SDE (Kỹ sư phát triển phần mềm), lượng code tăng theo cấp số nhân, số lượng lệnh gọi API phần mềm tăng theo cấp số nhân, trực tiếp chuyển hóa thành sự gia tăng theo cấp số nhân của số giờ CPU này.

4. Sandbox để đảm bảo an toàn và cách ly dữ liệu, ví dụ như Analytical Agent cần sao chép một lượng lớn cơ sở dữ liệu và ngữ cảnh người dùng cho mỗi tác vụ, dẫn đến lãng phí nghiêm trọng bộ nhớ (DRAM) và lõi CPU, và vấn đề lãng phí này không thể giải quyết trong vòng 5 năm hoặc thậm chí lâu hơn. Ngoài ra, về mặt kỹ thuật, số giờ CPU rất khó để giảm phát thông qua các phương pháp tối ưu hóa.

Đây cũng là lý do tại sao, trong quý trước, báo cáo tài chính của AMD cho biết TAM CPU sẽ đạt 60B vào năm 2030. Hai tháng trước, AMD/ARM đã tăng gấp đôi dự báo TAM CPU năm 2030 lên 120B. Một tháng trước, Nvidia một lần nữa tăng gấp đôi dự báo TAM CPU năm 2030 lên 200B.

Tuần trước, Bernstein một lần nữa nâng dự báo TAM CPU năm 2030 lên 223 tỷ USD. Theo tôi, việc TAM CPU năm 2031 được điều chỉnh tăng lên 400 tỷ USD trong tương lai gần như không có gì bất ngờ, điều duy nhất còn là thời điểm các ông lớn sẽ công bố việc nâng dự báo này.

Thứ hai, tại sao dung lượng DRAM gắn với mỗi lõi CPU server lại tăng nhanh trong kỷ nguyên agentic?

1. Agent là tiến trình dài hạn có trạng thái, không phải dạng request-response không trạng thái

Web/SaaS truyền thống là stateless: request đến, cấp phát bộ nhớ, xử lý xong thu hồi ngay. Trong khi đó, một tác vụ Agent có thể chạy từ một phút đến một giờ, trong suốt thời gian đó, lịch sử tin nhắn, system prompt, bộ nhớ làm việc, bộ nhớ dài hạn, bộ đệm kết quả công cụ của nó đều thường trực trong DRAM.

Giống như CPU hours, dấu chân bộ nhớ của mỗi tác vụ do yêu cầu stateful và sandbox cách ly (mỗi tác vụ sao chép cơ sở dữ liệu và ngữ cảnh) nên về mặt kỹ thuật rất khó nén.

2. Cửa sổ ngữ cảnh đang dài theo cấp số nhân, tập làm việc của mỗi phiên cũng phình to, độ đồng thời × dấu chân bộ nhớ mỗi phiên, hiệu ứng nhân phóng đại

Context window từ 32K → 256K → 1M, độ dài chuỗi của reasoning / test-time compute bùng nổ, và sẽ còn tiếp tục tăng trong tương lai. Số lượng tin nhắn thường trực của mỗi phiên hoạt động tăng tuyến tính theo độ dài context.

Bây giờ nhân hai lớp lại với nhau.

Lớp thứ nhất, TAM của CPU server, nhìn về 2030~2031 khoảng 5–7 lần (60B → 120B → 200B → 223B, tôi cho rằng sẽ còn lên 400B).

Lớp thứ hai, tỷ lệ DRAM trên mỗi CPU, khoảng 3–4 lần (4~8GB → 16~32 GB/core), nhưng mức tăng này có thể phần lớn là lợi ích một lần.

Hai biến độc lập nhân với nhau, nhu cầu DRAM phía server tăng trưởng theo cấp số lượng

Đến năm 2030, ngay cả với ước tính bảo thủ về TAM CPU là 300B, mỗi lõi CPU tính 50 đô la, trong kỷ nguyên agent, mức bảo thủ nhất là 16GB/lõi, thì lượng tăng mới tối thiểu đã là 96EB, trong khi tổng sản lượng DRAM năm nay chỉ là 47EB, năm sau cố lắm mới đạt 60EB, đây là một mức tăng cực kỳ ấn tượng.

Mặc dù sự tăng trưởng theo cấp số nhân của DRAM do CPU agentic này, ở lớp thứ hai, phần lớn là lợi tức một lần, nhưng thời gian kéo dài sẽ rất rất lâu, bởi vì khoảng cách thiếu hụt này thực sự quá lớn.

Quay lại khung lý thuyết ở đầu bài viết. Trong ba điều kiện để thoát khỏi chu kỳ truyền thống, điều kiện đầu tiên là tùy chỉnh DRAM, về cơ bản có thể bỏ qua.

Còn điều kiện thứ hai: một nguồn cầu mang tính cấu trúc theo cấp số nhân và khó đảo ngược là có cơ sở. Commodity DRAM hiện cũng đã có đủ tư cách để phần nào thoát khỏi tính chu kỳ truyền thống. Không triệt để như HBM (hai rưỡi), nhưng đã là một sự thay đổi thực chất.

Điều kiện thứ ba, tốc độ lặp công nghệ, nhịp điệu của DRAM cũng không còn như trước.

Bởi vì trước đây, tốc độ lặp công nghệ DRAM phụ thuộc rất nhiều vào điện tử tiêu dùng, sự tiến bộ của DDR không mang lại nhiều lợi ích về hiệu suất, nhưng trong tương lai có thể thấy trước, DRAM truyền thống dựa trên carbon (tiêu dùng) sẽ ít hơn rất nhiều so với lượng DRAM dựa trên silicon (máy chủ CPU).

Trước đây, lợi ích biên từ việc nâng cấp tốc độ DRAM rất thấp, nhưng hiện nay, do nhu cầu về bộ nhớ của máy chủ CPU tăng lên, cũng như yêu cầu về tốc độ DDR từ AI phía thiết bị đầu cuối cũng tăng, chẳng hạn như Apple để chạy các mô hình lớn cục bộ, tốc độ LPDDR ngày càng nhanh.

Lợi ích biên của việc nâng cấp tốc độ đã tăng lên đáng kể, vì vậy nhu cầu lặp tốc độ của DDR6 và LPDDR6 đã lớn hơn nhiều so với trước đây. Điều này cũng có thể thấy trong biểu đồ, thời gian lặp của LPDDR6/DDR6 đã rút ngắn, và độ dốc tốc độ bắt đầu tăng trở lại.

Trước đây, khi thế hệ công nghệ DDR/LPDDR mới ra mắt, phản ứng của mọi người rất lạnh nhạt, chỉ sử dụng khi giá giảm.

Còn bây giờ, khi LPDDR6 ra mắt, các công ty đều tranh nhau muốn sử dụng càng sớm càng tốt, bởi vì sự cải thiện hiệu suất do tăng tốc độ mang lại là có thể chạm tay vào.

Ngoài ra, nguồn cung DDR còn bị HBM đánh thêm một loại thuế. Tốc độ mở rộng sản xuất hàng năm của HBM quá nhanh, dẫn đến mỗi năm một lượng wafer vốn có thể sản xuất commodity DDR bị kéo sang sản xuất HBM, và tỷ lệ chuyển đổi của HBM cực kỳ thấp, HBM3E cần khoảng 3 wafer DDR để sản xuất ra lượng bit tương đương, HBM4 là 4 wafer. Vì vậy, mỗi năm có khoảng 3% đến 5% tăng trưởng bit DDR bị "thuế bit HBM" này ăn mất trực tiếp.

Vì vậy, mặc dù khối lượng bit DRAM có thể tăng khoảng 24% mỗi năm trong tương lai (14% từ tăng trưởng wafer, 9% từ tăng mật độ DRAM trên mỗi wafer), nhưng sau khi tính đến thuế bit HBM, các loại commodity DDR truyền thống, không phải HBM, chỉ có mức tăng trưởng bit hàng năm khoảng 20% (khoảng 10% tăng trưởng wafer × khoảng 9% cải thiện mật độ node).

Tác động của việc mở rộng sản xuất của ChangXin (CXMT) ở Trung Quốc lớn đến mức nào? Nếu họ mở rộng sản xuất một cách "vô kỷ luật", liệu có đưa thị trường này trở lại vòng xoáy chu kỳ suy thoái không?

Tốc độ mở rộng sản xuất của ChangXin trong những năm gần đây vẫn rất nhanh. Năm 2025, sản lượng vẫn là 200.000 tấm wafer mỗi tháng, nhưng đến năm 2026, nhà máy wafer Bắc Kinh và các dây chuyền sản xuất mới sẽ đạt 320.000 đến 350.000 tấm.

Nhà máy Thượng Hải đang xây dựng gồm giai đoạn một và hai. Giai đoạn một dự kiến đến năm 2027 sẽ thêm 100.000 tấm wafer mỗi tháng, giai đoạn hai dự kiến đến năm 2028 sẽ thêm 100.000 tấm wafer mỗi tháng. Nghĩa là, đến năm 2027, sản lượng mỗi tháng là 420.000 tấm wafer, và đến năm 2028 có thể đạt 500.000 tấm wafer mỗi tháng.

Tuy nhiên, cần lưu ý rằng mật độ bit DRAM của ChangXin chỉ bằng khoảng một nửa so với ba ông lớn (Samsung, SK Hynix, Micron). Vì vậy, với 500.000 tấm wafer mỗi tháng, khối lượng bit DRAM mà ChangXin sản xuất chỉ bằng một nửa so với các đối thủ khác. Khi tính toán wafer mỗi tháng, chúng ta sẽ quy đổi tương đương một nửa.

Sau khi áp dụng mức chiết khấu này, tác động của ChangXin lên toàn ngành DRAM vẫn giảm đi đáng kể. Từ cuối năm 2025 đến cuối năm 2028, ảnh hưởng của ChangXin lên CAGR công suất bit DRAM chỉ khoảng 1,5%, và CAGR công suất DRAM toàn ngành tăng từ khoảng 12,7% lên 14,2%.

· Công suất DRAM hàng tháng (kwspm) 2025E → 2028E CAGR

· Samsung 685K → 920K 10,3%

· SK Hynix 519K → 725K 11,8%

· Micron 340K → 560K 18,1%

· Khác (ngoài Trung Quốc) 150K → 218K 13,3%

· Trung Quốc (mật độ giảm một nửa) 117K → 274K 32,8%

· Tổng bao gồm Trung Quốc 1811K → 2697K 14,2%

· Trung Quốc không có tổng cộng 1694K → 2423K 12,7%

Ngay cả khi CXMT (Trường Tân) có thể duy trì tốc độ tăng sản lượng trong tương lai, tác động của nó lên CAGR tăng trưởng dung lượng DRAM bit volume hàng năm của toàn ngành vào năm 2030 cũng chỉ khoảng dưới 3%, từ CAGR 20% thành CAGR 23%, chỉ có vậy.

Ngoài ra, CXMT bị hạn chế bởi máy quang khắc, trong khi DDR6 yêu cầu tốc độ cao hơn (bắt đầu từ 14400 MT/s) và mật độ cao hơn. Ba nhà sản xuất lớn (Samsung, SK Hynix, Micron) khi làm DDR6 rất có thể sẽ sử dụng node 1c hoặc node tiên tiến hơn (~dưới 12nm), và đã hoàn toàn sử dụng EUV. CXMT có thể bị hạn chế về tốc độ trên DDR6, và mật độ cũng chỉ bằng một nửa.

Ngay cả trong chu kỳ tăng trưởng, tại sao siêu chu kỳ này của DRAM lại kéo dài lâu như vậy, ít nhất năm năm không thấy điểm kết thúc?

Lý do đầu tiên là, sự tăng trưởng khổng lồ về nhu cầu từ phía máy chủ CPU như đã đề cập dẫn đến sự gia tăng theo cấp số nhân về nhu cầu DRAM có tính cấu trúc. Kết hợp với CAGR bit volume từ phía cung DRAM ổn định ở mức tăng 20%, có thể thấy rõ tại sao khoảng trống DRAM trong vài năm tới ngày càng lớn:

Phía cung DRAM truyền thống không phải HBM tăng khoảng 20% mỗi năm, trong khi phía cầu, tính theo CPU TAM 60B vào năm 2026, mỗi CPU tiêu thụ trung bình 8GB/core DRAM, mỗi core $30~35, nhu cầu là 16EB.

Đến năm 2030, tính theo CPU TAM 400B, mỗi CPU tiêu thụ trung bình 16GB/core DRAM, mỗi core $80 (giá CPU tăng hơn gấp đôi), nhu cầu là 80EB. CAGR tăng trưởng DRAM trong phần này khoảng 50%, vượt xa ước tính hiện tại.

Khác với HBM liên quan trực tiếp đến token throughput và do đó liên quan trực tiếp đến hiệu quả kiếm tiền của GPU, tác động chính của việc thiếu DRAM đối với agent flow là tốc độ. Ví dụ, so với 8GB/core và 16GB/core, tốc độ của một số workload có thể giảm 30%, một số task giá trị thấp có thể chờ đợi được. Động lực tăng trưởng theo cấp số nhân có tính cấu trúc rất mạnh, nhưng nhu cầu không cứng nhắc như GPU.

Semianalysis cho biết khoảng trống DRAM năm nay là một con số phần trăm đơn lẻ, năm sau sẽ vượt quá 10%. Nhìn từ cấu trúc DRAM do sự gia tăng mạnh mẽ về số lượng agent CPU, khoảng trống này sẽ tiếp tục mở rộng mỗi năm và không thấy khả năng giảm trước năm 2030.

Một lý do khác khiến DRAM có thể duy trì đà tăng mạnh trong thời gian dài là, sau khi DRAM tăng giá, phần nhu cầu bị triệt tiêu do tăng giá không thực sự biến mất, mà chỉ bị trì hoãn, bể chứa nhu cầu quá nhiều.

Cái gọi là bể chứa, là những "nhu cầu tiềm ẩn sẽ ngay lập tức được giải phóng khi giá bộ nhớ giảm". Sự tồn tại của chúng có nghĩa là, ngay cả khi nguồn cung tạm thời theo kịp, giá cũng khó sụp đổ, vì luôn có nhu cầu mới trào ra từ bể chứa để tiếp nhận:

Sức mạnh tính toán/tốc độ của bộ nhớ là một bể chứa:

Có rất nhiều nhu cầu vốn cần dựa vào bộ nhớ bổ sung để tối ưu tốc độ và sức mạnh tính toán, bị kìm nén khi bộ nhớ quá đắt, và sẽ được giải phóng ngay khi bộ nhớ giảm giá.

Ví dụ, khả năng tăng tốc CPX prefill của Nvidia, thiết kế ban đầu là sử dụng GDDR7 chi phí thấp bổ sung để tạo ra một bộ tăng tốc prefill chuyên dụng, nhưng LPDDR/GDDR đều quá đắt, thậm chí còn đắt hơn HBM trước khi tăng giá, ROI của giải pháp này không còn hấp dẫn, nhưng khi bộ nhớ thông thường giảm giá, các giải pháp tối ưu tương tự CPX sẽ quay trở lại.

Task giá trị thấp là một bể chứa: Khi giá bộ nhớ tăng khiến giá token ở mức cao, các task giá trị cao được ưu tiên giữ lại, các task giá trị thấp bị trì hoãn; khi bộ nhớ giảm giá, những nhu cầu bị trì hoãn này sẽ quay trở lại.

AI thiết bị đầu cuối là một bể chứa: Cấu hình bộ nhớ của AI PC có thể tăng từ 24GB lên 128GB. Apple đã yêu cầu rõ ràng rằng phiên bản đầy đủ của AI thiết bị đầu cuối mới nhất cần nâng cấp bộ nhớ từ 8GB lên 12GB.

Điện tử tiêu dùng thông thường, Agent PC, điện thoại cấp thấp, tất cả nhu cầu giảm do tăng giá bộ nhớ, đều là bể chứa.

Nhiều bể chứa chồng lên nhau tạo thành một lớp đệm nhu cầu cực kỳ dày. Đây là lý do tại sao tăng trưởng cấu trúc của DDR trong vòng này sẽ có sức bền mạnh hơn thị trường tưởng tượng.

Một lý do khác khiến giá DRAM khó giảm mạnh là, công suất sản xuất HBM và DRAM có thể chuyển đổi qua lại, do đó toàn bộ tổ hợp DRAM được định giá lại cùng nhau.

Trong giai đoạn tăng trưởng, tỷ suất lợi nhuận của DRAM vượt xa HBM, mức tăng giá của HBM thậm chí còn bị thúc đẩy bởi DRAM. Giá của HBM4 ký hợp đồng mới trong năm nay, là giá DRAM hiện tại x 4, tức là mức xếp chồng bình thường tương ứng với giá HBM4.

Khi giá DRAM giảm và biên lợi nhuận thu hẹp, do tính minh bạch của hợp đồng dài hạn đối với HBM, tỷ suất lợi nhuận luôn được đảm bảo. HBM sẽ gián tiếp rút đi nhiều công suất sản xuất DRAM hơn. Việc giảm giá HBM cũng sẽ thúc đẩy các nhà sản xuất GPU nâng cấp kích thước HBM nhiều nhất có thể, qua đó gián tiếp bảo vệ mức giá sàn của DRAM.

Nhu cầu tăng trưởng theo cấp số nhân mang tính cấu trúc của DRAM đã xuất hiện, việc mở rộng sản xuất đang chậm lại do khó khăn trong việc thu hẹp mật độ, các nhà sản xuất rất thận trọng với kế hoạch mở rộng, tác động từ ChangXin trong những năm gần đây cũng có hạn, cộng với bể chứa nhu cầu rất lớn. Bốn yếu tố này dẫn đến kết luận rằng, trong ít nhất năm năm hoặc thậm chí lâu hơn nữa, DRAM khó có thể rơi vào chu kỳ suy thoái.

Liệu NAND SSD có hy vọng thoát khỏi chu kỳ truyền thống không?

Động lực tăng trưởng cấu trúc của NAND không mạnh bằng DDR. Tình trạng thiếu hụt năm nay chủ yếu là do các nhà sản xuất chính duy trì kỷ luật sản xuất tốt, không mở rộng quy mô lớn. Mức tăng công suất hàng năm chủ yếu đến từ cải tiến kỹ thuật: tăng số lớp xếp chồng NAND.

Động lực tăng trưởng cấu trúc đầu tiên đến từ AI, chủ yếu là từ việc offloading KV cache, chuyển warm/cold KV cache tràn từ HBM sang NAND SSD.

Nhưng điều kỳ lạ là, sự tăng trưởng từ việc offloading KV cache này thậm chí còn chưa xảy ra trên quy mô lớn, mà SSD đã thiếu hụt nghiêm trọng hơn DRAM, và giá tăng cũng nhiều hơn DRAM. Đến khi Rubin CMX ra mắt với sản lượng lớn vào năm sau, kết hợp với ứng dụng rộng rãi của KV cache offloading, tình trạng thiếu hụt SSD cũng sẽ gia tăng do sự tăng trưởng cấu trúc này.

Thứ hai, một động lực tăng trưởng cấu trúc khác từ AI video đã được đề cập trong báo cáo tổng kết năm ngoái, năm nay đã có xu hướng lan rộng.

Quy mô của Seedance đang tăng trưởng với tốc độ gấp mười đến bốn mươi lần mỗi năm. Hiện tại, nó vẫn đang bị kẹt ở giai đoạn thiếu card tính toán, nhu cầu bị kìm hãm bởi sức mạnh tính toán và chưa được giải phóng hoàn toàn. Nhưng khi giai đoạn thiếu card kết thúc, nhu cầu tăng trưởng cấu trúc của AI video đối với bộ nhớ NAND sẽ kéo dài trong một thời gian đáng kể.

Động lực tăng trưởng cấu trúc thứ ba cũng đến từ sự tăng trưởng theo cấp số nhân của việc sử dụng Sandbox nhờ agent flow. Để đảm bảo an toàn và cách ly dữ liệu, Sandbox, chẳng hạn như Analytical Agent, cần sao chép một lượng lớn cơ sở dữ liệu và ngữ cảnh người dùng cho mỗi tác vụ, dẫn đến lãng phí nghiêm trọng bộ nhớ (DRAM) và lõi CPU, đồng thời cũng tạo ra một lượng lớn lãng phí (nhu cầu) đối với SSD.

Yếu tố tăng trưởng cấu trúc thứ tư, có thể phát huy tác dụng sau năm 2030, đến từ việc lộ trình HBF yêu cầu sử dụng SSD. Điều này được nhiều phân tích ngân hàng đầu tư kỳ vọng lớn, nhưng lộ trình công nghệ này vẫn còn xa vời. Vai trò chính của nó chỉ giới hạn ở việc lưu trữ trọng số (weights) của các mô hình lớn, ghi một lần trọng số rồi chỉ đọc, và nhất định phải được đóng gói cùng với GPU/HBM (48TBps/96TBps), nếu không, dựa vào PCIE7/8 tốc độ quá chậm, hoàn toàn không thể sử dụng. Chỉ có thể nói là "tương lai đáng mong đợi", bài phân tích chi tiết hơn sẽ có trong phần tiếp theo "Dự đoán kết cục bán dẫn AI 2026 (III)".

Tóm lại, tăng trưởng cấu trúc của NAND SSD không mạnh bằng HBM, nhưng bù lại giá rẻ. Đến năm 2027, giá chỉ còn $0.8/GB, bằng 1/40 so với DRAM cùng kỳ. Vì vậy, nó cũng được coi là "con dao đa năng" trong hệ thống bộ nhớ đệm nhiều tầng, với nguồn tăng trưởng cấu trúc vô cùng rộng rãi.

Nói cách khác, không có chuyện DRAM/HBM tăng giá riêng lẻ và thịnh vượng, trong khi SSD không tăng giá. Bởi vì nếu điều đó xảy ra, mọi người sẽ tìm cách dùng SSD để đảm nhận một phần chức năng của DRAM/HBM, đạt được hiệu quả tương tự với chi phí thấp hơn. HBM, DRAM và NAND không phải là ba câu chuyện độc lập, mà là sự tăng trưởng cấu trúc của cùng một hệ thống phân cấp bộ nhớ AI (AI memory hierarchy) ở các tầng nhiệt độ khác nhau.

Khi nhu cầu tăng trưởng theo cấp số nhân về cấu trúc đã có, liệu NAND SSD có thoát khỏi chu kỳ không? Điều này phụ thuộc vào kỷ luật sản xuất của các nhà sản xuất NAND SSD. Kẻ duy nhất có thể không tuân thủ kỷ luật sản xuất là YMTC (Trường Tồn). Suy cho cùng, đây là một thế lưỡng nan (prisoner's dilemma), một khi có một công ty "bất chấp võ đức" (không tuân thủ quy tắc) mở rộng sản xuất bằng mọi giá, toàn bộ ngành NAND sẽ gặp khó khăn trong việc mở rộng sản xuất, dễ dàng hơn nhiều so với DRAM.

Nhưng ít nhất, vòng này của NAND cũng là một siêu chu kỳ (super cycle). Với nhu cầu từ một số yếu tố tăng trưởng cấu trúc theo cấp số nhân, việc đẩy lùi giai đoạn suy thoái đến năm 2030 là hoàn toàn khả thi.

Liên kết gốc

Chào mừng bạn tham gia cộng đồng chính thức của BlockBeats:

Nhóm Telegram đăng ký: https://t.me/theblockbeats

Nhóm Telegram thảo luận: https://t.me/BlockBeats_App

Tài khoản Twitter chính thức: https://twitter.com/BlockBeatsAsia